北交《数字电子技术（含实验）》在线作业一-0004
试卷总分:100 得分:100
一、多选题 (共 10 道试题,共 40 分)
1.设计同步时序逻辑电路的一般步骤包括（ ）和确定激励方程组、输出方程组、画出逻辑图、检查自启功能。
A.建立原始状态图和原始状态表
B.状态化简
C.状态分配
D.选择触发器类型
2.CMOS数字集成电路与TTL数字集成电路相比突出的优点是( )。
A.微功耗
B.高速度
C.高抗干扰能力
D.电源范围宽
3.有（）时序逻辑电路就被唯一地确定。
A.输出方程组
B.激励方程组
C.状态方程组
D.锁存方程组
4.目前使用的两种双极型数字集成电路是（）。
A.TTL
B.PLD
C.COMS
D.ECL
5.时序逻辑电路可分为（）时序电路。
A.触发
B.定时
C.异步
D.同步
6.分析同步时序逻辑电路的一般步骤是（ ）。
A.列出逻辑方程组
B.列出状体表、画状态图或时序图
C.确定电路逻辑功能
D.列出时序逻辑电路功能
7.在下列逻辑电路中，属于组合逻辑电路的有（）。
A.译码器
B.编码器
C.全加器
D.寄存器
8.TTL逻辑电路包括（）。
A.非门
B.与非门
C.或非门
D.与或非门
9.卡诺图化简画包围圈时应遵循的原则是（ ）。
A.包围圈内的方格数必定是2的n次方个，n等于1、2、3、…
B.相邻方格包括上下相邻、左右相邻和四角相邻
C.同一个方格可以被不同的包围圈重复包围，但新增包围圈中一定要有新的方格，否则该包围圈为多余
D.包围圈内的方格数要尽可能多，包围圈的数目尽可能少
10.计数器按触发器动作分类，可分为（）。
A.加法计数器奥鹏作业答案请进open5.net或请联系QQ/微信：18866732
B.减法计数器
C.同步计数器
D.异步计数器
二、单选题 (共 10 道试题,共 30 分)
11.A+BC=（ ）。
A.A+B
B.A+C
C.（A+B）（A+C）
D.B+C
12.8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中。
A.1
B.2
C.4
D.8
13.某通信系统每秒传输1544000位数据，每位数据的时间（ ）。
A.324ns
B.628ns
C.1256ns
D.2312ns
14.边沿式D触发器是一种（ ）稳态电路。
A.无
B.单
C.双
D.多
15.要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。
A.>RON
B.<ROFF
C.ROFF<RI<RON
D.>ROFF
16.二、十进制码就是用（ ）位二进制数来表示（ ）位十进制数中的0~9这十个数码，简称BCD码。
A.4、2
B.4、1
C.2、1
D.2、2
17.用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（ ）。
A.3.33V
B.5V
C.6.66V
D.10V
18.设周期性数字波形的高电平持续6ms，低电平持续10ms，占空比为（ ）。
A.60%
B.47.5%
C.37.5%
D.30%
19.下列逻辑电路中为时序逻辑电路的是（）。
A.变量译码器
B.加法器
C.数码寄存器
D.数据选择器
20.任何组合逻辑电路都可以变换成为（ ）表达式。
A.与或
B.与非
C.或非
D.非门
三、判断题 (共 10 道试题,共 30 分)
21.555定时器的仅用于信号的产生和变化。
22.0FEH是我们数制中的十六进制。
23.数字信号是一系列时间离散、数值也离散的信号。
24.D码就是用字母B、C、D、表示的代码。
25.ASM图中有状态框、判断框、输出框三种符号。
26.计数器在数字电路中只能用于对脉冲进行计数。
27.电路的噪声容限越大，其抗干扰能力愈强。
28.D码是用字母B、C、D、表示的代码。
29.异或函数与同或函数在逻辑上互为反函数。
30.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
转载请注明：奥鹏作业之家 » 【奥鹏】22秋北交《数字电子技术（含实验）》在线作业一